DCDC的PCB设计及EMC建议

DC-DC芯片的layout要注意什么?

　　在DC-DC芯片的应用设计中，PCB布板是否合理对于芯片能否表现出其最优性能有着至关重要的影响。不合理的PCB布板会造成芯片性能变差如线性度下降（包括输入线性度以及输出线性度）、带载能力下降、工作不稳定、EMI辐射增加、输出噪声增加等，更严重的可能会直接造成芯片损坏。

　　一般DC-DC芯片的使用手册中都会有其对应的PCB布板设计要求以及布板示意图，本次我们就以同步BUCK芯片为例简单讲一讲关于DC-DC芯片应用设计中的PCB Layout设计要点。

　　1、关注芯片工作的大电流路径

　　DC-DC芯片布板需遵循一个非常重要的原则，即开关大电流环路面积尽可能小。下图所示的BUCK拓补结构中可以看到芯片开关过程中存在两个大电流环路。红色为输入环路，绿色为输出环路。每一个电流环都可看作是一个环路天线，会对外辐射能量，引起EMI问题，辐射的大小与环路面积呈正比。

　　（注意：当芯片引脚设置不足以让我们同时兼顾输入环路与输出环路最小时，对于BUCK而言，应优先考虑输入部分回路布线最优化。因为输出回路中电流是连续的，而输入回路中电流是跳变的，会产生较大的di/dt，会引起EMI问题的可能性更高。如果是BOOST芯片，则应优先考虑输出回路布线最优化。）

　　2、输入电容的配置

　　① 对于BUCK芯片而言，要想使输入环路尽可能小，输入电容应尽可能靠近芯片引脚放置；

　　② 为了让电容滤波效果更好，让电源先经过输入电容，再进入芯片内部；

　　③ CIN使用的大容量电容器，一般情况下频率特性差，所以要与CIN并联频率特性好的高频率去耦电容器CBYPASS；

　　④ 电流容量小的电源（IO≤1A）场合，容量值也变小，所以有时可用1个陶瓷电容器兼具CIN和CBYPASS功能；

　　3、电感的配置

　　① 对于BUCK芯片而言，要想使输入环路尽可能小，电感要靠近芯片SW引脚放置；

　　② 以覆铜方式走线减小寄生电感、电阻；

　　③ SW节点要以最小面积处理大电流，防止铜箔面积变大会起到天线的作用，使 EMI增加；

　　④ 电感附近不要走敏感信号线；

　　⑤ 自举电路这一块，自举电路要尽量去靠近SW pin脚来缩短整个高频的流通路径；

附上温升10℃时，PCB板的线宽、覆铜厚度与通过电流的对应关系供参考。

　　4、输出电容的配置

　　① 降压转换器中，由于向输出串联接入电感器，所以输出电流平滑；

　　②输出电容靠近电感放置；

　　5、反馈路径的布线

　　① 通常FB反馈网络处的分压电阻都采用K级，10K级或上百K的阻值，阻值越大，越容易受干扰，应远离各种噪声源如电感、SW、续流二极管等；

　　② FB、COMP脚的信号地尽可能地与走大电流的功率地隔离开，然后进行单点相连，尽量不要让大电流信号的地 去干扰到小信号电流的地；

　　③ FB的分压电阻要从VOUT上进行采样，采样点要靠近输出电容处才能获得更准确的实际输出电压值；

DC-DC电源EMI问题的一套组合拳！

　　电子产品工作都离不开电源，随着电子行业的发展，电源DC-DC模块也日益朝着体积小、效率高、功率损耗小、开关频率变高的方向发展。

　　但是开关电源DC-DC模块的电磁干扰（EMI），一直都是电磁兼容（EMC）领域的一大常客，所以DC-DC模块的EMI噪声抑制必须引起重视，这样才是提高电子产品的性能和质量，使之顺利通过EMC标准认证。

　　今天就给大家分享一套DC-DC电源整改组合拳！

　　噪声产生的原因

　　电源开关DC-DC工作时，噪声产生的源头来源主要可以归结为两点：

　　1.模块工作时开关管的开关频率引起的噪声；

　　2.模块工作时由于开关环路中的寄生电感和电容产生谐振引起振铃电压引起的噪声；

　　噪声传输的路径：

　　1.辐射：噪声通过IC和线缆形成的环路以电磁波的方式辐射到空间（环路面积越大辐射越强）。

　　2.传导：噪声以差模和共模噪声的形式通过线缆传输到上级设备和下级设备。

　　下面拿简单的buck电路拓扑图来给大家展示噪声的具体环路，如下图，红色部分为寄生电感和寄生电容，它们是环路产生谐振的原因。

　　1.状态（1），当开关1打开，开关2关闭时buck电路的噪声通过输入去耦电容和上开关管再流输入滤波电容再回到去耦电容的地形成一个回路，如下图：

状态（1）噪声环路图

　　2.状态（2），当开关2打开，开关1关闭时buck电路的噪声通过开关下管（外部续流二极管）再流经输出滤波电容回到开关管形成回路，如下图：

状态（2）噪声环路图

　　抑制噪声的方法

　　通过对噪声产生的原因分析，可以总结出以下几点噪声抑制方法和对应的措施：

　　（1）优化噪声回流路径，减小回路面积：

　　a. 在输入输出端增加不同pF值的电容，高频电容应该靠近输入输出端放置；

　　b. 电容和IC放在同一层PCB；

　　c.电容地要和芯片地以最短的距离链接；

合理的电容放置图

　　（2）抑制噪声在输入输出的路径上传导：在输入端加适当的磁珠进行隔离；在端口加共模电感滤波；

　　（3）削减开关频率的振铃幅度：在可接受的功率损耗范围内，在芯片SW脚和续流二极管之间加RC吸收电路；

　　（4）优化PCB布局，减小回路路径面积：续流二极管要紧贴芯片端；电感下端同一层掏空；

推荐PCB布板规划图

　　经典案例分享

　　接下来给大家分享一个电源模块EMC问题的经典案例，下图是一款产品的充电模块电路，该产品在充电模式下RE测试超标。

　　我们先看一下整改前测试的频谱图，如下图：

整改前测试数据

　　通过对波形的分析，很明显该波形是经典的开关频率引起的噪声超标；

　　接下来我们再来看该款产品的充电芯片布局情况，如下图：

图一 充电芯片PCB正面图

图二 充电芯片PCB背面图

　　通过对该电路的分析，其器件的运用和布局都还是比较合理的。但是这里最为明显且致命的问题就出在芯片的输入端，第一个PCB图中标红框的输入退藕电容的地是通过打过孔连接到PCB底层的地上，但是这个地却没有就近和芯片的地链接起来，而是给其他的走线给隔开了，所以噪声回到芯片地路径变长，回流路径变大，如图二。

　　整改措施：用一片铜箔将芯片地和输入地搭接起来，给噪声的回流提供更短路径，减小回流面积。

　　接下来让我们再来看整改后的测试频谱图：

整改后测试数据

　　噪声有明显的改善，并可以通过测试标准。

　　总结

　　电源噪声问题是EMC整改过程中一个绕不开的话题，今天以buck电路展开进行分享，其他模式的电源电路的分析也是依葫芦画瓢，EMC问题只有前期做好充足的规划，后期过认证的阶段才能少走弯路。